Estándar de umbral dual
El llamado estándar de umbral dual es para circuitos digitales, los circuitos digitales representan el nivel de solo dos estados 1 y 0. En el circuito real, es necesario acordar qué tipo de voltaje para 1 y qué tipo de voltaje para 0. En los circuitos digitales se define el doble umbral, por ejemplo el TTL.
Estándar de nivel de interfaz:
Para las salidas, el requisito de voltaje para el estado 1 es mayor o igual a 2,4 V y el requisito de voltaje para el estado 0 es menor o igual a 0,5 V;
Para las entradas, se requiere que el estado 1 sea mayor o igual a 2,0 V y que el estado 0 sea menor o igual a 0,8 V;
TTL
TTL es un acrónimo de Transistor-Transistor Logic y, como puede ver por su nombre, la intención original de este estándar de nivel de interfaz era usarse entre sistemas digitales basados en estructuras de transistores.
Los circuitos digitales que operen bajo el estándar de interfaz TTL deben tener una fuente de alimentación estándar de 5V para los dispositivos activos internos, con las siguientes condiciones de salida y entrada:
Para las salidas, el requerimiento de voltaje para el estado 1 es mayor o igual a 2.4V, y el requisito de voltaje para el estado 0 es menor o igual a 0,5 V;
Para el terminal de entrada, el requisito de juicio del estado 1 es mayor o igual a 2,0 V y el requisito de juicio del estado 0 es menor o igual a 0,8 V; Comparación de los requisitos de voltaje de entrada y salida,
Se puede ver que los requisitos de salida de voltaje de salida que el lado de entrada del estándar de determinación de válvula dual son más
estrictos, que es principalmente para tener en cuenta la interferencia del ruido y la velocidad de transmisión de la señal eléctrica entre la salida y la entrada. , para hacer más confiable el estándar de determinación de doble válvula.
LVTTL
Debido a que hay un gran espacio entre 2,4 V y 5 V, lo que no tiene ningún beneficio significativo en la mejora de la interferencia de ruido, pero también aumenta el consumo de energía del sistema, y debido a la gran diferencia de nivel entre los estados digitales 1, 0, pero También afecta la velocidad de respuesta del circuito digital. Por lo tanto, más adelante se comprime un poco el rango de voltaje TTL, formando así el LVTTL (Lógica de transistor-transistor de bajo voltaje), es decir, estándar de nivel TTL de bajo voltaje. A continuación se describen dos estándares LVTTL que actualmente son de uso común:
LVTTL3V3
LVTTL3V3 significa que la fuente de alimentación estándar para sus dispositivos activos internos es de 3,3 V y las condiciones de salida y entrada son las siguientes:
Para la salida, el requisito de voltaje para el estado 1 es mayor o igual a 2,4 V y el requisito de voltaje para el estado 0 es menor o igual a 0,4V;
Para la entrada, el requisito de juicio para el estado 1 es mayor o igual a 2,0 V y el requisito de juicio para el estado 0 es menor o igual a 0,8 V;
Se puede ver una comparación de los requisitos de voltaje de entrada y salida. Para garantizar la estabilidad de la determinación de dos válvulas y la inmunidad al ruido, los requisitos de voltaje de salida son aún más estrictos que el lado de entrada de la determinación de dos válvulas del estándar. Este punto es el mismo para todos los estándares de interfaz del sistema digital y no se repetirá más adelante.
LVTTL2V5
LVTTL2V5 significa que la fuente de alimentación estándar del dispositivo activo interno es de 2,5 V, y la salida y la entrada son las siguientes:
Para la salida, el requisito de voltaje para el estado 1 es mayor o igual a 2,0 V, y el requisito de voltaje para el estado 0 es menor o igual a 0,2 V;
Para las entradas, el requisito de determinación para el estado 1 es mayor o igual a 1,7 V y el requisito de determinación para el estado 0 es menor o igual a 0,7 V.
CMOS
CMOS es el acrónimo de Semiconductor de óxido metálico complementario y por su denominación se puede ver que la intención original de este estándar de nivel de interfaz es utilizar entre sistemas digitales basados en NMOS y PMOS compuestos por una estructura de tubo MOS.
Los circuitos digitales que funcionan bajo el estándar de interfaz CMOS tienen una fuente de alimentación estándar de 5 V para los dispositivos activos internos, y las condiciones de salida y entrada son las siguientes:
Para el lado de salida, el requisito de voltaje para el estado 1 es mayor o igual a 4,45 V. , y el requisito de voltaje para el estado 0 es menor o igual a 0,5 V;
Para el lado de entrada, el requisito de juicio del estado 1 es mayor o igual a 3,5 V, y el requisito de juicio del estado 0 es menor o igual a 1,5 V.
CMOS tiene una tolerancia al ruido mucho mayor en comparación con las interfaces TTL y su impedancia de entrada es mucho mayor que la impedancia de entrada TTL.
LVCOMS
Al igual que TTL, CMOS también ha generado el estándar de interfaz LVCMOS en vista del consumo de energía y las consideraciones de velocidad de respuesta, y debido a que los tubos MOS tienen un umbral de encendido mucho más bajo en relación con los transistores, es más fácil comunicarse con LVCMOS usando voltajes más bajos que LVTTL. A continuación se describen varios estándares LVTTL de uso común en la actualidad:
LVCOMS3V3
LVCMOS3V3 significa que la fuente de alimentación estándar para sus dispositivos activos internos se suministra a 3,3 V. Las condiciones de salida y entrada son las siguientes:
Para el lado de salida, el requisito de voltaje para el estado 1 es mayor o igual a 3,2 V, y el el requisito de voltaje para el estado 0 es menor o igual a 0,4 V;
Para las entradas, el requisito de determinación para el estado 1 es mayor o igual a 2,0 V y el requisito de determinación para el estado 0 es menor o igual a 0,7 V.
LVCOMS2V5
LVCMOS2V5 significa que la fuente de alimentación estándar de su dispositivo activo interno se suministra a 2,5 V, y las condiciones de salida y entrada son las siguientes:
Para el lado de salida, el requisito de voltaje para el estado 1 es mayor o igual a 2,0 V, y el requisito de voltaje para el estado 0 es menor o igual a 0,4 V;
Para las entradas, el requisito de determinación para el estado 1 es mayor o igual a 1,7 V y el requisito de determinación para el estado 0 es menor o igual a 0,7 V.
LVCOMS1V8
LVCMOS1V8 significa que la fuente de alimentación estándar para su dispositivo activo interno es VCC=1.8V, lo cual por supuesto tiene una cierta tolerancia, pero a diferencia del nivel estándar introducido anteriormente, esta tolerancia afecta sus condiciones de salida y entrada, que se introducen de la siguiente manera:
Para la salida, el requisito de voltaje para el estado 1 es mayor o igual a VCC-0,45 V (o 1,35 V si VCC es exactamente igual a 1,8 V) y el requisito de voltaje para el estado 0 es menor o igual a 0,45 V;
Para las entradas, la determinación del estado 1 requiere mayor o igual a 0,65 veces VCC (o 1,17 V si VCC es exactamente igual a 1,8 V), y la determinación del estado 0 requiere menor o igual a 0,35 veces VCC (o 0,63 V si VCC es exactamente igual a 1,8 V).
LVCOMS1V5
El significado de LVCMOS1V5, es decir, la fuente de alimentación estándar para sus dispositivos activos internos es VCC=1.5V, y su tolerancia también afecta sus condiciones de salida y entrada, como se describe a continuación: Para
el lado de salida, LVCMOS1V5 no tiene un requisito claro , pero ciertamente cuanto más cerca esté el estado 1 de VCC, mejor, y cuanto más cerca esté el estado 0 de 0V, mejor;
Para el lado de entrada, se requiere que la determinación del estado 1 sea mayor o igual a 0,65 veces VCC (o 0,975 V si VCC es exactamente igual a 1,5 V), y se requiere que la determinación del estado 0 sea menor o igual a 0,35 veces VCC (o 0,525 V si VCC es exactamente igual a 1,5 V).
LVCOMS1V2
LVCMOS1V2 significa que la fuente de alimentación estándar para sus dispositivos activos internos se suministra con VCC = 1,2 V, y su tolerancia también afecta sus condiciones de salida y entrada, como se describe a continuación:
Para el lado de salida, LVCMOS1V2 tampoco tiene un requisito claro, pero ciertamente cuanto más cerca esté el estado 1 de VCC, mejor, y cuanto más cerca esté el estado 0 de 0V, mejor;
Para el lado de entrada, se requiere que la determinación del estado 1 sea mayor o igual a 0,65 veces VCC (o 0,78 V si VCC es exactamente igual a 1,2 V), y se requiere que la determinación del estado 0 sea menor o igual a 0,35 veces VCC (o 0,42 V si VCC es exactamente igual a 1,2 V).
LVDS
LVDS es la abreviatura de Señalización diferencial de bajo voltaje, es decir, Señalización diferencial de bajo voltaje, y su entrada y salida son diferentes de los niveles de interfaz descritos anteriormente y requiere dos cables para completar la comunicación. Su principio de funcionamiento se muestra en la siguiente figura:
Insertar descripción de la imagen aquí.
La parte izquierda de la figura anterior es la salida LVDS, que tiene una fuente de corriente constante interna IS que genera un valor de corriente de aproximadamente 3,5-4 mA constante. El Vout más a la derecha está conectado a la entrada del LVDS, y una resistencia coincidente con un valor de resistencia de 100 ohmios está conectada en paralelo cerca de la entrada R. Cambiando la posición del interruptor de doble cuchilla y doble tiro en la figura anterior , la dirección de la corriente en la línea diferencial se cambia para indicar los estados digitales 0 y 1, de modo que la línea diferencial en el extremo receptor mostrará un nivel diferencial de ±350 mV debido a la diferencia en la dirección de la corriente, y se utiliza como un juicio del estado digital a su vez. Por lo tanto, el nivel diferencial de ± 350 mV se mostrará en la línea diferencial del receptor debido a la diferencia en la dirección de la corriente. y se utilizará como base para la determinación del estado digital. También hay una fuente de voltaje de polarización de CC VS en el lado derecho de la figura anterior, que se usa principalmente para ilustrar que los dos extremos de Vout son en realidad voltajes generalmente positivos, y no existe tal elemento en el circuito real. Debido a que la oscilación de voltaje del LVDS es de solo 350 mV, la corriente es de solo 3,5 mA y la transmisión diferencial, por lo que tiene alta velocidad, consumo de energía ultrabajo, bajo ruido y bajo costo, entre otras buenas características.
RS232
RS232 es la Asociación de la Industria Electrónica de EE. UU. EIA (conocida como la Asociación de la Industria Electrónica) desarrolló un estándar de interfaz física en serie. RS es la abreviatura de Estándar recomendado, el significado chino de estándares recomendados, 232 para el número de identificación. El estándar de bus RS232 tiene un total de 25 líneas de señal, ¡aquí! Solo analizamos su estándar de determinación de interfaz de nivel digital.
La fuente de alimentación estándar de RS232 es ±12 V o ±15 V, el requisito de voltaje del estado 1 está entre -15 V y -3 V, y el requisito de voltaje del estado 0 está entre 3 V y 15 V.
RS485
RS485 es equivalente a la versión mejorada de RS232, similar a LVDS, RS485 también usa la forma de diferencial para transferir información (pero RS485 en realidad pasa dos señales de voltaje al pasado), por lo que el anti-interferencia es mejor que RS232. Aquí, también nos preocupa solo su estándar de determinación de interfaz de nivel digital.
RS485 estado 1, se requiere que la diferencia de voltaje entre las dos líneas esté entre 2V y 6V; En el estado 0, se requiere que la diferencia de voltaje entre las dos líneas esté entre -6 V y -2 V.
¿Se pueden mezclar diferentes estándares?
Lo anterior introduce una variedad de estándares a nivel de interfaz entre sistemas digitales, que generalmente se usan; aún así, se recomienda encarecidamente que elija el mismo estándar para ambos lados de la interfaz del sistema digital. Sin embargo, a veces está limitado por algunas configuraciones de las dos partes y es posible que no pueda encontrar un estándar de nivel unificado para la comunicación. Entonces, además del diseño de la placa de circuito de conversión de interfaz, ¿no hay otra manera? No, de hecho, algunos estándares de nivel de interfaz diferentes son compatibles.
En primer lugar, los de un solo extremo y los diferenciales no son compatibles porque no son iguales desde la conexión física. Pero para el mismo tipo de interfaz, si la salida del estándar de nivel A se ajusta a la entrada del estándar de nivel B, entonces se dice que la salida de A puede controlar la entrada de B. Si es viceversa, entonces se dice que el Dos estándares de nivel, A y B, pueden impulsarse entre sí. Por ejemplo, la salida CMOS puede controlar la entrada TTL, pero no al revés, porque la salida del estado TTL 1 solo es mayor o igual a 2,4 V y no puede alcanzar el estado de juicio CMOS 1 que debe ser mayor o igual a 3,5 V; sin embargo, LVTTL3V3 y LVCMOS3V3 pueden controlarse entre sí, porque sus salidas pueden satisfacer los requisitos del juicio de entrada de cada uno.
etiquetas :
reciente publicaciones
escanear a wechat:everexceed
